HDLmaker HDLmaker is een verilog / vhdl-code generator en FPGA-ontwikkelingssysteem.
Download nu

HDLmaker Rangschikking & Samenvatting

HDLmaker Tags

codegenerator ontwikkelingssysteem Verilog VHDL HDL-maker

HDLmaker Beschrijving

HDLmaker is een Verilog / VHDL-code generator en het FPGA-ontwikkelingssysteem. HDLmaker is een hulpmiddel voor het genereren van Verilog-ontwerpen. HDLMaker vereenvoudigt de ontwikkeling van complexe FPGA-ontwerpen, evenals pc-borden door het uitvoeren van de volgende taken: · Schrijft hiërarchische verilogcode · genereert retargetable io pad ringen · genereert alle benodigde scripts en maak bestanden · ondersteunt mulitlanguage-projecten · Converteert MULITLANGAAGE-PROJECTEN VHDL en Verilog · Genereert Scald en Pads PCB Board Netlists · Genereert Schematics in PostScript-indeling · Designs zijn draagbaar tussen FPGA-gezinnen en CAE-tools · Vereenvoudigt het hergebruik van HDL-code · Converteert HDLMaker, Verilog en VHDL-bestanden in volledig Hyper met HTMLHERE. Kenmerken van "HDLmaker": · Schrijft hiërarchisch Verilog. · Uitgang kan worden gericht op Verilog of VHDL (ondersteuning van VHDL is verouderd). · Ondersteunt gemengde taalontwikkeling. · Genereert PC Board Netlists in beide Pads PCB- en Scald-indelingen. · Genereert Schema's in PostScript-indeling. · Ondersteunt de meest populaire FPGA's · Xilinx virtex4, viemen2p, videx2, virtexe, virtex, spartan3, spartan24000e, 4000EX, 4000XL, 5200.9500, Altera Stratix · Ondersteunt de meest populaire synthesizers · Synplificeren · Xilinx XST · Altera · Synopsys Design Compiler · Precisie · Ondersteunt de meeste simulatoren · Fintronics Finsim · Cadence Verilog XL · Cadence NC-SIM · Model Technologies (VHDL en Verilog) · Synopsys VCS · HTML-generatie · HDLmaker genereert een HTML-versie van het ontwerp met hyperlinks van alle bronbestanden naar gegenereerde bestanden en vanuit alle componenten-instanties naar de module van de component. Verilog en VHDL htmlized zijn ook syntaxiskleurig. Wat is nieuw in deze release: · Insert_compare, voegt een module in met een vergelijking van een vergelijking van de verpakking rond · toegevoegd HDLmaker_allow_sub-variabele · Toegevoegd XST_DiRive · Floorplanning Ondersteuning voor multipliers en blok RAMS · Nieuwe XST-beperkingen · Verbeterde DDR io Ondersteuning inclusief Differential DDR · Verbeterde Xilinx Project Support · VIEREX4-ondersteuning · Betere Modelsim-ondersteuning. Creëert drie commandobestanden, foo_compile_mt.cmd om de modules, foo_i_mt.cmd voor interactief gebruik en foo_batch_mt.cmd voor batch-simulatie te compileren. · Initiële waarden van HDLmaker-variabelen kunnen worden ingevoerd in de opdrachtregel of uit een bestand · Betere reactie-ondersteuning · Meer flexibel #clock-instructie · Opmerkingen in PIN-bestanden · Ondersteuning voor Xilinx Ise 6.1 · Ondersteuning voor virdex2p · Ondersteuning voor precisie- en modellenim toegevoegd · Grote projectondersteuning, HDLmaker werkt nu in meerdere mappen · VIDEEX2, Spartan2 en Spartan2E-ondersteuning Toegevoegd · Altera Stratix Ondersteuning toegevoegd · Multilanguage projectondersteuning. Kan VHDL-entiteiten insluiten in Verilog-bestanden en Verilog-modules in VHDL-bestanden.

HDLmaker Gerelateerde software