Hardware: Verilog :: Parser Een complete grammatica voor het parseren van Verilog-code met Perl
Download nu

Hardware: Verilog :: Parser Rangschikking & Samenvatting

Hardware: Verilog :: Parser Tags

Perl-module perl parser Verilog Verilog parser

Hardware: Verilog :: Parser Beschrijving

Een complete grammatica voor het parseren van Verilog-code met Perl Hardware :: Verilog :: Parser is een PERL-module die de volledige grammatica definieert die nodig is om elke verilogcode te ontleden. Door deze grammatica te overbelasten, is het mogelijk om eenvoudig perl-scripts te maken die via Verilog-code worden uitgevoerd en specifieke functies uitvoeren. Voorbeeld maakt een hiërarchie.pm gebruik van hardware :: Verilog :: Parser om de grammaticale regel voor module-instantiaties te overbelasten. Deze enkele wijziging printt alle exemplaarnamen af die voorkomen in het bestand dat wordt geparseerd. Dit kan handig zijn voor het maken van een automatisch build-script, of een grafische hiërarchische browser van een Verilog Design.Deze module is momenteel in alpha-release. Alle Code is onderhevig aan verandering. BUG-rapporten zijn welkom.Synopsis Gebruik Hardware: Verilog :: Parser; $ Parser = Nieuwe hardware: Verilog :: Parser; $ Parser-> FileName (@ARGV); Vereisten: · Perl

Hardware: Verilog :: Parser Gerelateerde software