Tekst :: EP3 :: Verilog Tekst :: EP3 :: Verilog Perl-module bevat een Verilog-extensie voor de EP3 PREPROCESSOR.
Download nu

Tekst :: EP3 :: Verilog Rangschikking & Samenvatting

Tekst :: EP3 :: Verilog Tags

Python-module verlenging Verilog Verilog extension EP3 preprocessor

Tekst :: EP3 :: Verilog Beschrijving

Tekst :: EP3 :: Verilog Perl-module bevat een Verilog-extensie voor de EP3 PreProcessor. Tekst :: EP3 :: Verilog Perl-module bevat een verilog-extensie voor de EP3 Preprocessor.Synopsis Gebruik tekst :: EP3; Gebruik tekst :: EP3 :: Verilog; Deze module is een EP3-extensie voor de taal van Verilog Hardware Beschrijving Taal. De signaalrichtlijn @ Signaal-definitie Neem een lijst met signalen en genereer signaallijsten in de verschillende formaten die Verilog gebruikt. Dit wordt bereikt door een lijst met nieuwe definieën te formatteren en vervolgens de EP3 Definie-methode te bellen, bijvoorbeeld de volgende opdracht: @Signal-toets A , B, C , enz. Zal het volgende voor Wordt gedaan: Definieer de sleutel met de lijst zoals deze wordt weergegeven (kan in verdere signaaldefs worden gebruikt) Definieer de sleutel {SIG} met de signaallijst (kan worden gebruikt in poortlijsten), bijvoorbeeld Vervang de sleutel {SIG} met een , B, C Definieer de toets {Evenement} met de REG-lijst (te gebruiken in gebeurtenislijsten) b.v. Vervang de sleutel {Evenement} met A of B of C definieert de sleutel {in} met de invoerlijst (u levert de eerste invoer en de achterstand ';' bijv. Vervang de sleutel {Input} met A; Ninput B; Ninput C of ... Maak de lijningangsleutel {INPUT}; worden .. Input A; ingang B; Invoer C; Definieer sleutel {OUT} met de uitvoerlijst (Output [] SIG). EG zoals sleutel {in} definiëren sleutel {oneout} met de out-outlijst (out-out [] sig). EG zoals sleutel {in} definieer sleutel {draad} met de draadlijst (draad [] SIG) . EG zoals sleutel {in} definiëren sleutel {reg} met de REG-lijst (REG [] SIG). EG zoals sleutel {in} definieer sleutel {DSP} met de printf-lijst (SIG =% 0 Afhankelijk van breedte). Bijv. Sleutel vervangen {DSP} met A =% 0x, B =, C =% 0x Dit kan worden gebruikt in het display van de $ Display-taak ("Sleutel {DSP}", sleutel {SIG}); als de module En de Test Bench Standaard is correct ingesteld, de gebruiker moet alleen de signalen op één plaats in het module-bestand invoeren. Dit gedeelte kan voorwaardelijk worden opgenomen (bijv. @include "bestand" -poort) in de testbank en de signalen kunnen automatisch worden geplaatst geslacht in het juiste formaat in welke koptekst ze ook worden gebruikt. Dit betekent dat een gebruiker een module en de testbank kan produceren door eenvoudig de poortlijst, de gedragscode en de stimulus (die natuurlijk het echte werk is) in te vullen. Alle crud van het signaalkop kan worden verzorgd. De staprichtlijn @ Stapnummer De staprichtlijn is handig om woorden in testbanken op te slaan. @Step 5 Commando; Genereert de volgende code: herhaal 5 @ (POSEGE TCLK); commando; de Posdege kan worden gewijzigd in '' of negedge (of wat dan ook) met behulp van de Edgetype-richtlijn. De TCLK kan worden gewijzigd met behulp van de richtlijn EDGENAME. De richtlijn EDGENNAME @ EDGENAME NAAM DE EDGENAME-richtlijn kan de gebruiker de naam in de staprichtlijn wijzigen. De standaardinstelling is 'TCLK'.De Edgetype-richtlijn @ Edgetype-type De Edgetype-richtlijn kan de gebruiker het type wijzigen dat wordt gebruikt in de staprichtlijn. De standaardinstelling is 'POSEGE'. De Denum Richtlijn @ Denum-toets, sleutel, , sleutel, ... Denum werkt als het EP3 ENUM, behalve dat het Verilog genereert, definieert uitspraken. Het vervangt ook de sleutel overal in de tekst met `sleutel, zodat de Verilog definieert. (b.v. @Denum oranje, blauw, groen zal genereren: `Define oranje 0` Definieer blauw 0 `Definieer groen 0 @define oranje` oranje @define blauw `blauw @define groen` groene vereisten: · Perl

Tekst :: EP3 :: Verilog Gerelateerde software