Verilog :: Netlist Verilog Netlist
Download nu

Verilog :: Netlist Rangschikking & Samenvatting

Verilog :: Netlist Tags

Perl-module perl Verilog Verilog Netlist Netlist

Verilog :: Netlist Beschrijving

Verilog Netlist Verilog :: Netlist is een Perl-module met de Verilog Netlist.Synopsis Gebruik Verilog :: Netlist; # Setup-opties zodat bestanden kunnen worden gevonden Gebruik Verilog :: Getopt; mijn $ OPT = NIEUW VERILOG :: GETOPT; $ opt-> parameter ("+ incdir + verilog", "-Y", "Verilog",); # Netlist voorbereiden Mijn $ NL = Nieuwe Verilog :: Netlist (opties => $ opt,); Foreach My $ File ('Testnetlist.v') {$ NL-> Read_File (bestandsnaam => $ -bestand); } # Lees in eventuele submodules $ NL-> LINK (); $ nl-> pluis (); $ nl-> exit_if_Error (); Foreach My $ Mod ($ nl-> top_modules_sorted) {show_hier ($ mod, "", "", ""); } sub show_hier {mijn $ mod = shift; mijn $ streepje = verschuiving; mijn $ hiër = verschuiving; mijn $ celname = verschuiving; if (! $ celNaam) {$ HIER = $ MOD-> NAAM;} #TOP-modules Krijg de ontwerpnaam anders {$ HIER. = ". $ CELLNAME";} #APPEND DE CELLNAME PRINTF ("% -45S% S ", $ streepje." Module ". $ MOD-> NAAM, $ HIER); Foreach My $ SIG ($ MOD-> PORTS_SORTED) {printf ($ streepje."% Sput% s ", $ sig-> richting, $ sig-> naam);} Foreach mijn $ cel ($ MOD-> CELL_SORTED) {printf ($ streepje." CEL% S ", $ cel-> naam); Foreach My $ Pin ($ Cell-> Pins_Sorted) {prentenf ($ streepje.".% S (% S) ", $ PIN-> NAAM, $ PIN-> NETNAME);} show_hier ($ cel-> submod, $ streepje." ", $ hier, $ cel-> naam) als $ cel-> submodel;}} Verilog: : Netlist leest en bevat Interconnect-informatie over een hele ontwerpdatabase.See Het gedeelte "Welk pakket" van Verilog :: Taal als u niet zeker bent welk parserend pakket voor een nieuwe applicatie is. Verilog :: Netlist is samengesteld uit bestanden Bevatten de tekst Lees uit elk bestand.A bestand kan modules bevatten, die afzonderlijke blokken zijn die kunnen worden geïnstantieerd (ontwerpen, in Synopsys Terminology.) Modules hebben poorten, die de interconnectie zijn tussen netten in die module en de buitenwereld. Modules ook hebben netten, (akijken signalen), die de logica in de binnenkant verbinden ,.modules.modules kunnen ook instantiëren van andere modules. De instantiatie van een module is een cel. Cellen hebben pennen die de pincode van de verwijzende module verbinden met een net in de module die de instantiatie in de module met elkaar verbinden .Elk van deze typen, bestanden, modules, havens, netten, cellen en pinnen hebben een klasse. Bijvoorbeeld veri Log :: Netlist :: Cel heeft de lijst met Verilog :: Netlist :: PIN (S) die die cel verbinden. Vereisten: · Perl

Verilog :: Netlist Gerelateerde software