Icarus Verilog Verilog Simulatie en Synthesetool
Download nu

Icarus Verilog Rangschikking & Samenvatting

Icarus Verilog Tags

simuleren compileren verilog-simulator verilog Verilog Compiler Verilog Synthese

Icarus Verilog Beschrijving

Verilog Simulatie en Synthesetool Icarus Verilog is een verilog-simulatie- en synthesetool. Het werkt als compiler, het opstellen van broncode in Verilog (IEEE-1364) in een doelformaat. Voor batchsimulatie kan de compiler een tussenvorm genereren met de naam VVP-montage. Deze tussenvorm wordt uitgevoerd door de opdracht `` VVP '. Voor synthese genereert de compiler Netlists in het gewenste formaat. De juiste compiler is bedoeld om ontwerpbeschrijvingen uit te werken en te ontleden op de IEEE-standaard IEEE STD 1364-2001. De juiste juiste is vrijgegeven in de richting van het midden van het jaar 2001, hoewel in een nogal prijzige elektronische vorm. Dit is een vrij grote en complexe standaard, dus het zal er wat tijd voor duren om er te komen, maar dat is het doel. Verilog is een werk in uitvoering en omdat de taalstandaard ook niet stilstaat, zal het waarschijnlijk altijd zijn.

Icarus Verilog Gerelateerde software